# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-053802

(43) Date of publication of application: 31.03.1982

(51)Int.CI.

G11B 5/09 H04L 1/08

(21)Application number: 55-128331

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

16.09.1980


(72)Inventor: KOJIMA TADASHI

### (54) PROCESSOR OF DIGITAL SIGNAL

### (57)Abstract:

PURPOSE: To increase the detecting capacity for the error of a control data, by securing such constitution in that the control data is transmitted in a state under which the control data of the digital control signal has the same pattern continuously in ≥2 times.

CONSTITUTION: A coincidence is obtained through an EX NOR circuit 34 between the preceding and subsequent data for a data equivalent to lower 4 bits that directly give an effect to the audio signal to be reproduced among the control signal words CT of a data block of the control signal. Then a dubbing inhibition control circuit, a switch 20, an error correcting circuit 16,



etc. are controlled in accordance with the dubbing inhibition code, the P and Q correction discriminating codes and the preemphasis discriminating code respectively only when a coincidence is obtained. In other words, whether or not the same data continues twice is detected. In such way, error detecting capacity is easily increased for a data block of the control signal with a simple constitution.

### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# Citation

### ⑩ 日本国特許庁 (JP)

① 特許出願公開

## ⑫ 公開特許公報(A)

昭57—53802

①Int. Cl.<sup>3</sup> G 11 B 5/09 H 04 L 1/08 識別記号

庁内整理番号 7345-5D 6651-5K 砂公開 昭和57年(1982)3月31日

発明の数 1 審査請求 未請求

(全 8 頁)

60デジタル信号処理装置

顧 昭55-128331

②出 願 昭55(1980)9月16日

⑩発 明 者 小島正

横浜市磯子区新磯子町33番地東京芝浦電気株式会社音響工場內

①出 願 人 東京芝浦電気株式会社 川崎市幸区堀川町72番地

仰代 理 人 弁理士 鈴江武彦 外2名

明 細 書

1.発明の名称

. 20特

アジタル信号処理装置

2. 特許請求の範囲

本来の情報信号をデジタル化した実信号データとこの実信号データの制御に用いられるデジタル制御信号の制御データとを少なくとも2個の回路間で伝送するデジタル信号処理装置において、前記制御データが少なくとも2回連続して同じデータであった状態で該制御データの伝送を行なりことを特徴とするデジタル信号処理装置。

3. 発明の詳細な説明

との発明は、オーディオ信号等の情報信号を例えば PCM 信号等のデジタルデータに変換した 実信号データとこの実信号データの形式判別や 制御等に用いられる制御データとを処理するデ ジタル信号処理装置に係り、特に制御データに 対する額り検出能力を向上させたものに関する。 周知のよりに、例えば音楽等のオーディオ信 号を PCM 化して、一般の家庭用ピデオテープレコーダで配録再生する場合には、この PCM オーディオ信号を NTSC 方式等の標準テレビジェン信号に準じた形式のデータフォーマットの信号に変換する必要がある。

特開昭57-53802(2)

ータブロックを構成している。 との第1図の PCM データの(L), (R) は、それぞれ左右チャンネルのサンプルデータに対応している。 とていかにしていからいない。 とれていからいかにはないではない。 各ではないではない。 とれている。 カー 1 6 ブロックのインターリーナと等のなる。

さらに、この第1図において、1 H 期間は 1 6 8 ピットで構成され、この1 6 8 ピットの 先頭位骸に1 3 ピットのペルス幅を有する水平 同期を号(H S)を配置し、さらに1 3 ピットおいて 4 ピット分のデータ同期用のクロック信号 (C K) を配置した後、上配1 2 8 ピットのデー

		<u> </u>	
ピット番号	コード内容	制御内容	ピット内容
1~10	規定せず		0
1 1	ダビング禁止コード	無	0
1 2	P訂正識別コード	有	0
13	. Q 訂正識別コード	有。	0
14	プリエンファシス酸別コード	有	0

この袋のうち、Q 訂正識別コードは、上記 PCM オーディオ信号の 1 ワードのピット数が 1 4 ピットのとき、有で"0"となるが、1 ワードが 1 6 ピットのときは、例えば第 3 図に示すようなデータフォーマットとなり、Q 訂正識別コードは無に対応して"1"となる。

すなわち、第3図は、上記 PCM オーティオ信号の1ワードを16ビットで構成する場合のデータブロックの1例を示し、全128ビットのデータブロックを、それぞれ16ビットの左右チャンネルのオーティオ信号データ(L)、(R)

タブロックを配列している。ここで、データ同期信号(CK)のコードは、例えば"1010" としている。また、上記128ビットのデータ プロックの後方には、1ビット分の"0"信号を 配曜し、4ビットのパルス幅を有する白基単信 号(W)を配置している。

次に、第2図は制御信号のデータプロックを有する1H期間を示し、128ピットの制御同子のアータプロック以外は、第1図と同様に水平全体信号(W)を付加して、全体では、第1の制御データプロックは、先頭位置から、26ピットの制御データプロックは、先頭位置から14ピットの内容験別信号ワード(T)、28ピットのアドレス信号ワード(U)、14ピットのより、14ピットの関り検出ワード(CRC)を配列している。とこて、上記14ピットのコントロール信号

ととで、上配14ビットのコントロール信号 ワード (CT) の内容は、例えば 次表のように設 定している。

を 6 ワードと、 1 6 ピットの誤り訂正ワード (P)と、 1 6 ピットの誤り検出ワード ( CRC ) との全8 ワードで構成している。

次に、これらの1 H単位のデータ信号は、例えば第4図(■)・(b)に示すように、1 垂直区間(1 フィールド期間)内に配列される。ことは、第4図(■)は奇数フィールド、第4図(b)はの先頭が記し、各フィールドに対応し、各フィールドの先頭が記は特価ペルス(EP)と垂直同期信号(VS)が記は10 H目、偶数フィールド(第4図(a) 8 M) では10.5 H目に、それぞれ側のはアーターとのせた1 Hを配置し、以下のがでしているのでは空白区間(BL)となるように構成の日は空白区間(BL)となるようにありにものでは、1 0 5 H目に、それぞれ側によりに表しているののでは、1 0 5 H目に、それぞれ側にはアーターのでは1 0 5 H目に、それぞれ側によりに表しているように構成の日は空白区間(BL)となるようにありにありにありにありにありによりにありによりにありによりにありによりにありによりにありによりにありによりにありによりにありによりにありにありによりにありによりにありによりにありによりによりにありによりによりに表しました。

との第4図(a),(b)の1フィールド期間である2625日のうち、上記制御信号ナロック(CDB)及びデータフロック(DB)が配列された246日以外の165日は、標準テレビジョン信号の垂直プランキング期間に対応している。

特開昭57-53802(3)

ところで、上記のよりなフォーマットの PCM オーディオ信号データを、例えば一般家庭用の ピデオテープレコーダ等を用いて記録。再生す る場合において、再生時、第1図に示すような 実信号のデータブロックは、その限り検出ワー ド (CRC)により誤り検出がなされる上、さら に誤り訂正ワード(P),(Q) 等により誤りのあ るサンプルデータ(ワード)を訂正することが てきるとともに、再関り検出も可能であるが、 第2図に示す如き制御信号のデータプロックは 所定の単位データ区間に1回であり、また誤り 検査は誤り検出ワード(CRC)のみによって行 なりととしができないので、誤りを十分に輸出し 得ないという問題がある。そして、特に制御信 号のデータブロックのうち内容識別信号ワード (T)ヤアドレス信号ワード (U)は、再生される オーディオ信号に直接影響をおよぼすものでは、 ないが、コントロール信号 (C.T)には先に表で 示したように、訂正用パリティ信号(P)。(Q). を用いているか否かを判別するP、Q訂正識別

は入力端子で、例えば図示しないピテォテープ レコーダ等に記録された PCM アジタルアータが 供給されるものである。との入力端子!」はア ータ抜き取り回路12を介して、シリアルパラ レル変換回路(以下 S/P 変換回路という)1 8 に接続されるとともに、 額り検出回路」 4 に接 統されている。ととで上記 S/P 変換回路 1 3 は、 8 つの出力ライン 1 3 1 乃至 1 8 8 を有し、と れら各出力ライン131乃至138はデインタ ーリープ回路 15の各対応する入力端にそれぞ れ接続されている。との出力ライン131乃至 138はそれぞれ例をは14ビット(実信号や ータプロックの1ワード分)のデータ伝送が可 能なものである。そして、とのデインターリー プ回路 1 5 の出力端は、誤り訂正補回路 1 6 . D/A 変換回路 1 7 ,增幅回路 1 8 及び出力端子 19をそれぞれ介して、図示しないオーテイオ 回路部に接続されている。とのうち、上配増幅 回路」 8 には、抵抗 (R) , コンテンサ (C)及び

スイッチ20よりたるデエンファシス回路部

コードヤオーディオ信号を PCM デジタルデータ に変換する際プリエンファシスをかけているか 否かを判別するプリエンファシス酸 別コード等 が含まれているため、データを関ると再生され るオーティオ信号に直接悪影響をおよぼすもの である。

以下、との発明の一実施例について図面を参照して詳細に説明する。第5図において、11

2 J が接続されており、とのスイッチ 2 O がオ ンされることによりアエンファシスがかかるよ りになっている。

一方前配額り検出回路14の出力端は、ディ ンターリープ回路 1 5 の対応する 額り検出信号 入力端に接続されるとともに、ノット回路 2 2 を介してアンド回路23の入力一端に接続され ている。とのアンド回路23の入力他端は、入 カヤータコントロール回路24のセットパルス 出力端に接続されている。また、上記入力ヤー タコントロール回路 2 4 の限り判定信号出力端 は、ディンターリープ回路15の間り判定信号 入力端に接続されている。そして、上記アンド 回路 2 3 の出力端は、D タイプフリップフロッ プ (以下 DFF という) 2 5 乃至 2 8 の各セット パルス入力端 (G) にそれぞれ接続されるととも に、ノット回路と9を介して他のDFF30のセ ,トペルス入力帽 (G) 及びアンド回路 3 1 の入 カー端に接続されている。

ととて、上記 DFF 2 5 乃至 2 7 は、それぞれ

例えば14ピット分のデータ(実信号データナ ロックの1ワード分)のラッチが可能なもので、 その各入力端 (D)は前記 8/B 変換回路 1 3 の出 カライン135万至131にそれぞれ接続され ている。また、上記DFF 2 8 は例えば10ヒッ ト分のデータのラッチが可能なもので、その入 力端(D)は 8/P 変換回路 1 3の出力ライン 138 の上位10ピット分に接続されている。そして、 上記 DFF 3 0 は例えば 4 ピット分のデータのラ ッチが可能なもので、上配出力ライン138の 下位4ピット分は、酸 DFF 30の入力端(D) 化 接続されている。このDFFgのは上記入力端 (D) に入力された 4 ピット分のデータをそれぞ れ独立して出力する 4 ピット分の出力端 (Q)を 有しており、 肢出力端 (Q) は 4 ピット分のデー タのラッチが可能な DFF 3 2 の入力端 (D) に接 統されている。そして、このDFF 32の4ピッ ト分の出力端、(Q)は、それぞれ前配限り訂正補 正回路16の制御端、スイッチ20及び接続機 子33を介して図示しないメピング禁止用制御

説明する。まず、入力端子」」に供給された
PCM アンタルアータは、アータ抜き取り回路
」 2 で波形整形されて、そのアータブロックが
抜き取られる。そして、この抜き取られたアー
タブロックは、S/P 変換回路」 3 で各ワード単位に分割されるとともに、誤り検出回路」(で
誤り検出がなされる。

ことでデータブロックが実信号のデータブロックの場合、 S/P 変換回路 1 3 の各出力ライン 1 3 1 乃至 1 3 8 は、例えば先に第 1 図で示した実信号データブロックの各ワード( Ln )。 ( Rn+1-9D )。 ( Rn+2-12D )。 ( Rn+2-15D )。 ( Pn-18D)。 ( Qn-21D )にそれぞれ対応するものである。 そして、上記のように各ワード単位に分割されたデータは、入力データコントロール 図路 2 4 からの誤り判定信号とともにデインターリープ回路 1 5 に供給され、以下誤り訂正補正回路 1 6 , D/A 変換回路 1 7 , 増幅回路 1 8 及び出力端子 1 9 を介して前記オーディオ回路部に

回路等に接続されている。

ことにおいて、上配DFF 30の4ピット分の入力端(D)は、それぞれエクスクリューシアノア回路という)34の入力一端に接続されている。また、DFF 30の4ピット分の出出力端(Q)は、それぞれ上配EXノア回路34の出力力機は、上配EXノア回路31の出力機は、上配アンド回路31の出力機はすれている。そしてEXノア回路34の出力機はすれている。すなわち、上配DFF 30,32、ド回路31時よりなる回路は、それぞれ4ピット分段けられているものである。

また、上記各 DFF 2 6 乃至 2 8 の出力端 (Q) は、それぞれの DFF 2 6 乃至 2 8 のラッチ可能 なピット 数分設けられており、各出力端 (Q)は 接続端子 3 6 乃至 8 8 を介して、それぞれ図示 しない所定の回路に接続されている。

上記のような構成において、以下その動作を

供給される。

一方、上記アータブロックが制御信号のデー タブロックの場合、 S/p 変換回路 1 3 の出力ラ イン131万至131は頭出し信号ワード(8) に対応し、出力ライン135は内容費別信号ワ ード(T)に対応し、出力ライン136.137 はアドレス信号ワード(U)に対応し、出力ライ ン」38はコントロール信号ワード(CT) に対 応するものである。そして第6図(\*)に示すよ うに制御信号のアータナロック (8B<sub>1</sub>)の場合、 入力データコントロール回路 2 4 は時刻(Ti) てそのセットペルス出力端からセットペルス( 論理値『1")を出力する。とのとき、誤り検出 回路14からの誤り検出信号が論理値 "0" ( 誤 りなし )であれば、第6四(b)に示すよりにア ンド回路23の出力は触理値"1"となる。する と、 DFF 2 5 乃至 2 8 の各セットペルス入力端 (G)が 論理 値 "1" となるので、上記出力ライン 13:5 万平 138 のデータ(内容 隙別信号ワー ド (T), アドレス信号ワード(U)及びコントロー

. 特開昭 57- 53802(5)

ル信号ワード (CT) の上位10ピット分)が関 りのないときのみ DFF 2 5 乃至 2 8 にラッチさ れる。また、関りがあるときには、アンド回路 2 3 の出力端は論理値 \*1\* にならず、 DFF 2 5 乃至 2 8 は旧データを保持する。

として、上記コントロール信号ワード(CT)の下位4ビット分つまり先に表で示したビット番号11万至14のアータは、アンド回路23の出力端が"1"となってもノット回路29によりDFF30のセットペルス入力端(G)が"0"であるためDFF30にセットされない。ところが時刻(T1)で入力アータコントロール回路24の路23の出力端が"0"となると、アンド回路23ののセットペルス入力端(G)が"1"となるので、当該アータがDFF30にラッチされる。すると、DFF30の入力端(D)と出力端(Q)とのアータがDFF30にプッチされる。すると、DFF30の入力端(D)と出力端(Q)とのアータが一致するため、EXノア回路34の出力端は第6図(c)に示すように"1"となる。ところが、この時(時刻(T1))では、アンド回路23の

このため、DFF 3 2 は、DFF 3 0 に先にラッチされた内容をラッチし、ここで初めて先に述べたダピング禁止コード・P及び Q 訂正職 別コード・プリエンファシス酸 別コードに応じて、接続端子 3 3 を介して前記ダピング禁止制御回路・スイッチ 2 0 及び誤り訂正補正回路 1 6 等が制御されるものである。

また、制御信号のデータブロック(SB<sub>1</sub>)と(SB<sub>3</sub>)とで、コントロール便号ワード(CT)の下位 4 ピットデータが異なった場合には、 DFF 30のラッチ内容が変更されるだけで、 DFF 32には影響がない。

したがって上記実施例のような構成によれば、制御信号のアータブロックのコントロール信号ワード(CT)のうち、再生されるオーディオ信号に直接影響をおよぼす下位4ピット分のアータを、EXノア回路34で先のデータと後のデータとの一致をとり、一致したときのみ当該データを制御に供させるようにした、つまり2回連続して同じアータであるか否かを検出するよ

出力端は"0"であるので、アンド回路31の出力端も第6図(d)に示すように"0"となり、DFF 3 1 d DFF 3 0 のラッチアータをラッチしない。

このような状態で、次に第6図(\*)に示すように次の制御信号のアータアロック(SB\*)が供給されて、そのコントロール信号ワード(CT)の下位4ビット分のアータが、先のアータアロック(SB\*)と同じであるとすると、時刻(T\*)で E X ノ T 回路 3 4 の一致がとられ、その出力端が"1"となる(第6図(\*)参照)。そして、時刻(T\*)でアンド回路 2 8 の出力端が"1"となると(第6図(b)参照)、アンド回路 3 1 の両入力端が"1"となるので、このアンド回路 3 1 の出力端は第6図(d)に示すように"1"となる。

りにしたので、簡易な構成で容易に制御信号の データブロックに応する誤り検出能力を向上させることができるものである。

なお、この発明は上配実施例に限定されるものではなく、この外その要旨を逸脱しない範囲 で種々変形して実施することができる。


#### 4.図面の簡単な説明

第1図乃至第4図(a).(b) はそれぞれ PCM


オーディオ信号を起録・再生するためのデータフォンマットの一例を示すタイムティート、第5回はこの発明に係るデジタル信号処理装置の一実施例を示すプロック構成図、第6回(\*)乃至(d)はそれぞれ间実施例の動作を説明するためのタイムチャートである。


11…入力端子、12…データ抜き取り回路、13… S/P 変換回路、14… 誤り検出回路、15…デインターリープ回路、16… 誤り訂正補正回路、17… D/A 変換回路、18… 増幅回路、19… 出力端子、20… スイッチ、21… デエンファシス回路部、22… ノット回路、21… アエンファシス回路部、22… ノット回路、23… アンド回路、24… 入力データコントロール回路、25万至28… DFF、29… ノット回路、30… DFF、31… アンド回路、32…DFF 33…接続端子、34… EXノア回路、32万至38…接続端子。

出願人代理人 弁理士 鈴 江 武 彦




**\* 4 🗵** 





### 才 5 図



**才 6 図** 

